A.OUT 60H，AL
B.OUT 66H，AL
C.OUT 61H，AL
D.OUT 62H，AL
您可能感興趣的試卷
你可能感興趣的試題
A.A口只能輸入，B口只能輸出
B.C口高4位只能輸入，低4位只能輸出
C.C口高4位和低4位不能同時(shí)輸入輸出
D.A*.B*.C口既可以輸入，也可以輸出
A.4個(gè)端口地址
B.2個(gè)端口地址
C.4個(gè)連續(xù)的偶地址
D.4個(gè)連續(xù)的奇地址
A.2
B.3
C.4
D.6
A.3個(gè)16位
B.3個(gè)8位
C.4個(gè)16位
D.4個(gè)8位
A.并行接口芯片
B.串行接口芯片
C.DMAC
D.中斷控制芯片
最新試題
下列選項(xiàng)中不屬于使用中斷的優(yōu)勢(shì)的選項(xiàng)是（）。
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有（）個(gè)。
I2C總線的通信速率僅由主機(jī)確定。
按照是否需要刷新操作分類(lèi)，RAM可分為（）和（）。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
通過(guò)條件轉(zhuǎn)移指令JXX可以實(shí)現(xiàn)分支結(jié)構(gòu)程序的編寫(xiě)。（）
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問(wèn)存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問(wèn)的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問(wèn)甚少的現(xiàn)象就稱(chēng)為程序訪問(wèn)的（）性。
增計(jì)數(shù)模式的計(jì)數(shù)過(guò)程是（）。
在IN和OUT指令中，當(dāng)端口號(hào)大于FFH（255）時(shí)，必須通過(guò)（）間接給出。