容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。

SPI總線有四工作模式，取決于（）和（）這兩位的組合。

某存儲(chǔ)器系統(tǒng)要求采用3：8譯碼器對(duì)A19~A15進(jìn)行全譯碼，需要（）片。

SPI總線的4個(gè)信號(hào)是（）、（）、（）和/CS或/SS。

I2C總線的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。

要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。

I2C總線的通信速率僅由主機(jī)確定。

在IN和OUT指令中，當(dāng)端口號(hào)大于FFH（255）時(shí)，必須通過（）間接給出。

ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）