I2C總線的通信速率僅由主機確定。

采用1K*1bit的芯片構成1K*8bit的存儲器系統(tǒng)，每個字節(jié)的各位分別存儲在8個芯片中，每次同時讀寫8個芯片。（）

只要讀取8086CPU存儲器偶地址存儲體內容時，BHE#=1，A0=0。（）

容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據線有（）根。

在一個較短的時間間隔內，CPU訪問存儲器時，無論是存取指令還是存取數(shù)據，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。

某存儲器系統(tǒng)要求采用3：8譯碼器對A19~A15進行全譯碼，需要（）片。

指令LEA BX，TABLE等價于指令MOV BX，OFFSET TABLE。（）

要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。

MOV指令執(zhí)行之后將源操作數(shù)（字或字節(jié)）傳送到目的操作數(shù)。（）

I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。