單項(xiàng)選擇題8086響應(yīng)中斷的條件是()

A.IF=1,沒有完成當(dāng)前指令
B.IF=1,完成當(dāng)前指令后
C.IF=0,完成當(dāng)前指令后
D.IF=0,沒有完成當(dāng)前指令


您可能感興趣的試卷

你可能感興趣的試題

1.單項(xiàng)選擇題8086CPU外部的數(shù)據(jù)總線和地址總線分別為()位。

A.16,20
B.8,16
C.16,16
D.20,20

最新試題

SPI總線的4個(gè)信號是()、()、()和/CS或/SS。

題型:填空題

在一個(gè)較短的時(shí)間間隔內(nèi),CPU訪問存儲器時(shí),無論是存取指令還是存取數(shù)據(jù),所訪問的存儲單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中,而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的()性。

題型:填空題

增計(jì)數(shù)模式的計(jì)數(shù)過程是()。

題型:單項(xiàng)選擇題

通過條件轉(zhuǎn)移指令JXX可以實(shí)現(xiàn)分支結(jié)構(gòu)程序的編寫。()

題型:判斷題

某存儲器系統(tǒng)要求采用3:8譯碼器對A19~A15進(jìn)行全譯碼,需要()片。

題型:單項(xiàng)選擇題

MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有()個(gè)。

題型:單項(xiàng)選擇題

只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時(shí),BHE#=1,A0=0。()

題型:判斷題

在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。

題型:判斷題

ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。()

題型:判斷題

SPI總線是一種()形總線結(jié)構(gòu),在SCLK時(shí)鐘信號的控制下,兩個(gè)雙向()寄存器進(jìn)行數(shù)據(jù)交換。

題型:填空題