SPI總線有四工作模式，取決于（）和（）這兩位的組合。

容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號的控制下，兩個雙向（）寄存器進(jìn)行數(shù)據(jù)交換。

I2C總線的通信速率僅由主機(jī)確定。

I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。

要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。

在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。

ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）

8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）

I2C總線的兩條信號線的名稱是（）和（）。