問答題利用Verilog語(yǔ)言設(shè)計(jì)一位半加法器。輸入信號(hào)：被加數(shù)a；加數(shù)b；輸出信號(hào)：和數(shù)sum；進(jìn)位count。

您可能感興趣的試卷

最新試題

設(shè)計(jì)一個(gè)帶復(fù)位端且對(duì)輸入時(shí)鐘clk進(jìn)行二分頻模塊，設(shè)計(jì)要求：復(fù)位信號(hào)為同步、高電平有效，時(shí)鐘的下降沿觸發(fā)。

題型：?jiǎn)柎痤}

設(shè)計(jì)一個(gè)4位計(jì)數(shù)器。

題型：?jiǎn)柎痤}

數(shù)據(jù)選擇器是在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路選出來的電路。根據(jù)下表（8選1數(shù)據(jù)選擇器的真值表）編寫Verilog代碼。

題型：?jiǎn)柎痤}

下面是一個(gè)三態(tài)門的程序，其中使能端為en，低電平時(shí)，三態(tài)門屬于高阻狀態(tài)。請(qǐng)把缺少的部分補(bǔ)充完整。

題型：?jiǎn)柎痤}

同步D觸發(fā)器的程序如下，補(bǔ)全程序。

題型：?jiǎn)柎痤}

使用verilog設(shè)計(jì)一個(gè)七段數(shù)碼管譯碼器。

題型：?jiǎn)柎痤}

設(shè)計(jì)一帶異步復(fù)位端、異步置數(shù)段（低電平有效）的四位加法計(jì)數(shù)器，時(shí)鐘clk上升沿有效），復(fù)位信號(hào)clr，置數(shù)信號(hào)load、輸入數(shù)據(jù)data、輸出qout。

題型：?jiǎn)柎痤}

設(shè)計(jì)一奇偶校驗(yàn)位生成電路，輸入八位總線信號(hào)bus，輸出及校驗(yàn)位odd，偶校驗(yàn)位even。

題型：?jiǎn)柎痤}

半加器的程序如下，補(bǔ)全程序。

題型：?jiǎn)柎痤}

8-3編碼器的真值表如下表所示，完成整個(gè)程序的編寫。

題型：?jiǎn)柎痤}