A.R0~R12
B.R0~R8
C.R0~R7
D.R8~R12
您可能感興趣的試卷
你可能感興趣的試題
A.VDD和VSS都要接入電源正極
B.VDD和VSS都要接入電源地
C.VDD接入電源正極，VSS接入電源地
D.VDD接入電源地，VSS接入電源正極
A.9條
B.10條
C.11條
D.12條
A.APB1和APB2的最高操作頻率均為36MHz
B.APB1和APB2的最高操作頻率均為72MHz
C.APB1最高操作頻率為36MHz，APB2的最高操作頻率為72MHz
D.APB1最高操作頻率為72MHz，APB2的最高操作頻率為36MHz
A.AHB的操作頻率低于APB的操作頻率
B.AHB的操作頻率高于APB的操作頻率
C.AHB的操作頻率與APB的操作頻率相同
D.根據(jù)實(shí)際需要，頻率可以自由設(shè)定
A.地址總線的寬度，表示計(jì)算機(jī)的存儲(chǔ)空間大小
B.數(shù)據(jù)總線的寬度，表示計(jì)算機(jī)一次傳輸?shù)男畔⑽粩?shù)
C.控制總線的寬度
D.以上都不正確
最新試題
嵌入式系統(tǒng)接口擴(kuò)展的4種基本方法是（）、（）、（）和通信擴(kuò)展。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲(chǔ)器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
指令A(yù)DD AL，6[BP][DI]是錯(cuò)誤的。（）
容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
下列選項(xiàng)中不屬于使用中斷的優(yōu)勢(shì)的選項(xiàng)是（）。
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。
在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）
MOV指令執(zhí)行之后將源操作數(shù)（字或字節(jié)）傳送到目的操作數(shù)。（）
按照是否需要刷新操作分類，RAM可分為（）和（）。
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí)，BHE#=1，A0=0。（）