I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。

在一個較短的時間間隔內(nèi)，CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。

增計數(shù)模式的計數(shù)過程是（）。

I2C總線的兩條信號線的名稱是（）和（）。

假設(shè)在增計數(shù)模式下的計數(shù)時鐘為12MHz，定時1s如何實現(xiàn)（）。

下列選項中不屬于使用中斷的優(yōu)勢的選項是（）。

按照是否需要刷新操作分類，RAM可分為（）和（）。

MOV指令執(zhí)行之后將源操作數(shù)（字或字節(jié)）傳送到目的操作數(shù)。（）

8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）

某存儲器系統(tǒng)要求采用3：8譯碼器對A19~A15進行全譯碼，需要（）片。