A.完整的中斷必須包括以下過程：中斷申請、中斷響應(yīng)、中斷返回
B.微處理器包括外部中斷源與內(nèi)部中斷源
C.中斷系統(tǒng)能夠?qū)崿F(xiàn)中斷的嵌套與能夠?qū)崿F(xiàn)中斷的優(yōu)先級處理
D.8086的內(nèi)部中斷源包括非屏蔽中斷與屏蔽中斷申請
您可能感興趣的試卷
你可能感興趣的試題
A.獨(dú)立I/O指令，程序易讀獨(dú)立的I/O控制結(jié)構(gòu)
B.指令功能強(qiáng)，控制邏輯簡單
C.指令功能比較弱，控制邏輯復(fù)雜
D.占部分內(nèi)存，指令執(zhí)行時(shí)間長（20T）
A.8259A中斷控制器，控制外設(shè)中斷的申請等
B.8282地址鎖存器（三片），獲得地址總線及控制信號
C.8288總線控制器，轉(zhuǎn)換控制總線信號，增加控制總線的負(fù)載能力
D.8286功率放大接收器（二片），獲得數(shù)據(jù)總線
A.C最大
B.A最大
C.B最大
D.A=B=C
A.100
B.64
C.-100
D.+100
A.41H
B.121D
C.29D
D.29H
最新試題
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
下列選項(xiàng)中不屬于使用中斷的優(yōu)勢的選項(xiàng)是（）。
要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。
I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）
指令A(yù)DD AL，6[BP][DI]是錯誤的。（）
I2C總線的通信速率僅由主機(jī)確定。
STM32的I2C總線開啟一次后可以連續(xù)傳輸任意字節(jié)的數(shù)據(jù)，而無需發(fā)送設(shè)備的地址號。
在IN和OUT指令中，當(dāng)端口號大于FFH（255）時(shí)，必須通過（）間接給出。
SPI總線的4個(gè)信號是（）、（）、（）和/CS或/SS。