A.總線周期通常由連續(xù)的T1～T4組成
B.在讀寫操作數(shù)時才執(zhí)行總線周期
C.總線周期允許插入等待狀態(tài)
D.總線周期允許存在空閑狀態(tài)
您可能感興趣的試卷
你可能感興趣的試題
A.能中斷CPU的工作
B.能進(jìn)行DMA操作
C.其它總線部件不能占有總線
D.暫停CPU的工作
A.總線鎖定
B.地址鎖定
C.數(shù)據(jù)輸入鎖定
D.數(shù)據(jù)輸出鎖定
A.上升沿
B.下降沿
C.結(jié)束位置
D.中間位置
A.HOLD、TEST、READY
B.READY
C.M/IO、HOLD、TEST
組成最大模式下的最小系統(tǒng)，除CPU、時鐘電路，ROM，RAM及I/O接口外，至少需增加的芯片類型為（）。
a.總線控制器
b.總線裁決器
c.地址鎖存器
d.總線驅(qū)動器
A.b，d
B.a，b，c
C.a，d
D.a，c，d
最新試題
I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。
增計數(shù)模式的計數(shù)過程是（）。
按照是否需要刷新操作分類，RAM可分為（）和（）。
SPI總線的4個信號是（）、（）、（）和/CS或/SS。
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有（）個。
下列選項中不屬于使用中斷的優(yōu)勢的選項是（）。
容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng)，每個字節(jié)的各位分別存儲在8個芯片中，每次同時讀寫8個芯片。（）
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個有效的標(biāo)志位。
假設(shè)在增計數(shù)模式下的計數(shù)時鐘為12MHz，定時1s如何實現(xiàn)（）。