A.基本RS觸發(fā)器
B.主從RS觸發(fā)器
C.鐘控RS觸發(fā)器
D.鐘控JK觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
A.16個(gè)
B.2個(gè)
C.4個(gè)
D.8個(gè)
A.觸發(fā)器
B.組合邏輯電路
C.移位寄存器
D.譯碼器
A.RS=0
B.R+S=1
C.RS=1
D.R+S=0
A.2個(gè)
B.3個(gè)
C.4個(gè)
D.5個(gè)
A.與；
B.或；
C.非；
D.與非
最新試題
SPI總線的4個(gè)信號(hào)是（）、（）、（）和/CS或/SS。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問(wèn)存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問(wèn)的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問(wèn)甚少的現(xiàn)象就稱為程序訪問(wèn)的（）性。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
I2C總線的通信速率僅由主機(jī)確定。
MOV指令執(zhí)行之后將源操作數(shù)（字或字節(jié)）傳送到目的操作數(shù)。（）
某存儲(chǔ)器系統(tǒng)要求采用3：8譯碼器對(duì)A19~A15進(jìn)行全譯碼，需要（）片。
指令LEA BX，TABLE等價(jià)于指令MOV BX，OFFSET TABLE。（）
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）
要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。
按照是否需要刷新操作分類，RAM可分為（）和（）。