單項(xiàng)選擇題TTL與非門(mén)輸入短路電流IIS的參數(shù)規(guī)范值是（）。
A.20μA
B.40μA
C.1.6mA
D.16mA
您可能感興趣的試卷
- 注冊(cè)電氣工程師(供配電專(zhuān)業(yè))分類(lèi)模擬題62
- 注冊(cè)電氣工程師(供配電專(zhuān)業(yè))分類(lèi)模擬題73
- 注冊(cè)電氣工程師專(zhuān)業(yè)考試(供配電專(zhuān)業(yè))專(zhuān)業(yè)知識(shí)下午模擬1
- 注冊(cè)電氣工程師(供配電專(zhuān)業(yè))分類(lèi)模擬題64
- 注冊(cè)電氣工程師(供配電專(zhuān)業(yè))分類(lèi)模擬題74
- 注冊(cè)電氣工程師(供配電專(zhuān)業(yè))分類(lèi)模擬題61
- 注冊(cè)電氣工程師(供配電專(zhuān)業(yè))分類(lèi)模擬題79
你可能感興趣的試題
1.單項(xiàng)選擇題TTL與非門(mén)閾值電壓UT的典型值是（）
A.0.4V
B.1.4V
C.2V
D.2.4V
2.單項(xiàng)選擇題TTL與非門(mén)輸出低電平的參數(shù)規(guī)范值是（）
A.Uol≤0.3V
B.Uol≥0.3V
C.Uol≤0.4V
D.Uol=0.8V
3.單項(xiàng)選擇題TTL與非門(mén)輸出高電平的參數(shù)規(guī)范值是（）
A.Uoh≥1.4V
B.Uoh≥2.4V
C.Uoh≥3.3V
D.Uoh=3.6V
4.問(wèn)答題一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
最新試題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
題型：?jiǎn)雾?xiàng)選擇題
DRAM4164有2根片選線(xiàn)（RAS和CAS）、8根地址線(xiàn)和1根數(shù)據(jù)線(xiàn)。請(qǐng)判斷它的存儲(chǔ)容量為多少？
題型：?jiǎn)柎痤}
用1M×4的DRAM芯片通過(guò)（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
題型：?jiǎn)雾?xiàng)選擇題
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？
題型：?jiǎn)柎痤}
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：?jiǎn)雾?xiàng)選擇題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
題型：?jiǎn)雾?xiàng)選擇題
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
題型：?jiǎn)雾?xiàng)選擇題
10-4線(xiàn)優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。
題型：?jiǎn)雾?xiàng)選擇題
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：?jiǎn)雾?xiàng)選擇題
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線(xiàn)。
題型：?jiǎn)雾?xiàng)選擇題