問答題根據(jù)什么判斷簡單電路中的險(xiǎn)象存在？
您可能感興趣的試卷
你可能感興趣的試題
2.單項(xiàng)選擇題用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
A.非門
B.與非門
C.或門
D.或非門
3.單項(xiàng)選擇題利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
A.2-4
B.3-8
C.4-16
D.無法確定
4.單項(xiàng)選擇題10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。
A.1
B.9
C.10
D.多
5.單項(xiàng)選擇題TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
A.20μA
B.40μA
C.1.6mA
D.16mA
最新試題
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：單項(xiàng)選擇題
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。
題型：單項(xiàng)選擇題
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。
題型：問答題
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
題型：單項(xiàng)選擇題
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
題型：問答題
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
題型：問答題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
題型：單項(xiàng)選擇題
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：問答題
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
題型：單項(xiàng)選擇題
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。
題型：單項(xiàng)選擇題