定點數(shù)串行加法中，操作數(shù)都是8bit，則需要（）個加法器。

目前的計算機對乘除法運算的實現(xiàn)一般分為三種情況，其中（）的運算速度快，適用于大、中型計算機。

CPU與輸入輸出設(shè)備和內(nèi)存儲器之間傳送數(shù)據(jù)的基本*單位是（）

若某芯片存儲容量為16K×8bit，使用中它的首地址是4000H，則它的末地址應(yīng)該是（）。

一次性寫入的ROM是（）

浮點數(shù)加減法中，“對階”時是小階碼數(shù)的尾數(shù)每（）移1bit，且階+1，從而保持原數(shù)數(shù)值不變。

在（）控制方式下，系統(tǒng)各部件不采用統(tǒng)一的時鐘，采用應(yīng)答方式保證各微操作的正常執(zhí)行。

用反碼做加法運算時，符號位如果有向高位進位，則把該位的數(shù)字加到數(shù)的最低位，這種操作叫（）法。

在相對尋址中以（）為變址器，位移量是符號數(shù)的補碼。

在浮點表示法中，（）使用定點整數(shù)。