有4級流水線分別完成取指、指令譯碼并取數(shù)、運(yùn)算、送結(jié)果4步操作，假設(shè)完成各步操作的時間依次為100ns、80ns、50ns。 
（1）流水線的操作周期應(yīng)設(shè)計為多少？ 
（2）若相鄰2條指令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施，那么第2條指令要推遲多少時間進(jìn)行？
（3）如果在硬件設(shè)計上加以改進(jìn)，至少需推遲多少時間？

CPU的地址總線16根（A15~A0，A0是低位），雙向數(shù)據(jù)總線16根（D15~D0），控制總線中與主存有關(guān)的信號
有!MREQ（允許訪存，低電平有效），R/!W（高電平讀命令，低電平寫命令）。主存地址空間分配如下：0~8191為系統(tǒng)程序區(qū)，由EPROM芯片組成，從8192起一共32K地址空間為用戶程序區(qū)，最后（最大地址）4K地址空間為系統(tǒng)程序工作區(qū)。如圖1所示。上述地址為十進(jìn)制，按字編址?，F(xiàn)有如下芯片。
EPROM：8K×16位（控制端僅有!CS），16位×8位  
SRAM：16K×1位，2K×8位，4K×16位，8K×16位 
請從上述芯片中選擇芯片設(shè)計該計算機(jī)的主存儲器，畫出主存邏輯框圖。

現(xiàn)有1024×1的存儲芯片，若用它組成容量為16K×8的存儲器。試求： 
（1）實(shí)現(xiàn)該存儲器所需的芯片數(shù)量？ 
（2）若將這些芯片分裝在若干個塊板上，每塊板的容量為4K×8，該存儲器所需的地址線總位數(shù)是多少？其中幾位用于選板？幾位用于選片？幾位用作片內(nèi)地址？