I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。

按照是否需要刷新操作分類，RAM可分為（）和（）。

在嵌入式應用系統(tǒng)中，模擬I2C時序擴展比硬件I2C通信擴展具有更大的靈活性。

在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）

要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。

假設在增計數(shù)模式下的計數(shù)時鐘為12MHz，定時1s如何實現(xiàn)（）。

SPI總線有四工作模式，取決于（）和（）這兩位的組合。

采用1K*1bit的芯片構成1K*8bit的存儲器系統(tǒng)，每個字節(jié)的各位分別存儲在8個芯片中，每次同時讀寫8個芯片。（）

下列選項中不屬于使用中斷的優(yōu)勢的選項是（）。

ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）