8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）

容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）

下列選項(xiàng)中不屬于使用中斷的優(yōu)勢(shì)的選項(xiàng)是（）。

I2C總線的多主機(jī)仲裁是依靠兩條信號(hào)線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。

SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。

I2C總線的通信速率僅由主機(jī)確定。

在I2C總線中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。

I2C總線的兩條信號(hào)線的名稱是（）和（）。

按照是否需要刷新操作分類，RAM可分為（）和（）。