下列受時鐘控制的是（）

清零端與脈沖信號的狀態(tài)無關(guān)，所以叫做同步清零。

9個JK觸發(fā)器，通過電路設(shè)計(jì)，可以接成（）進(jìn)制以內(nèi)的，任意進(jìn)制的計(jì)數(shù)器。

異步計(jì)數(shù)器的計(jì)數(shù)脈沖加到了最低位觸發(fā)器，而其它各位觸發(fā)器都是，依靠相鄰低位觸發(fā)器輸出的進(jìn)位脈沖，采用逐級傳遞方式進(jìn)行觸發(fā)。

3進(jìn)制的加法計(jì)數(shù)器，需要（）塊JK觸發(fā)器。

集成運(yùn)放的反相輸入端，當(dāng)輸入信號（ui1）由此輸入時，輸出信號（u0）與輸入ui1同相。

對理想運(yùn)放，當(dāng)運(yùn)放工作在線性區(qū)時，其輸出電壓與兩個輸入端的電壓差呈非線性關(guān)系。

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

二極管外接正向電壓，P區(qū)應(yīng)接電源（）

反相比例運(yùn)算，放大倍數(shù)為5，輸入0.2v，輸出為（）v。