問答題用16K×1位的DRAM芯片組成64K×8位的存儲器,要求畫出該存儲器組成的邏輯框圖。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
MSP430單片機的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有()個。
題型:單項選擇題
I2C總線的通信速率僅由主機確定。
題型:判斷題
SPI總線的4個信號是()、()、()和/CS或/SS。
題型:填空題
某存儲器系統(tǒng)要求采用3:8譯碼器對A19~A15進行全譯碼,需要()片。
題型:單項選擇題
在查詢式輸出接口典型電路中,數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。()
題型:判斷題
按照是否需要刷新操作分類,RAM可分為()和()。
題型:填空題
在一個較短的時間間隔內(nèi),CPU訪問存儲器時,無論是存取指令還是存取數(shù)據(jù),所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中,而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的()性。
題型:填空題
增計數(shù)模式的計數(shù)過程是()。
題型:單項選擇題
I2C總線的兩條信號線的名稱是()和()。
題型:填空題
10號DOS系統(tǒng)功能調(diào)用可以用于將多個字符輸入到指定緩沖區(qū)之中。()
題型:判斷題