容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。

I2C總線的通信速率僅由主機確定。

增計數(shù)模式的計數(shù)過程是（）。

下列選項中不屬于使用中斷的優(yōu)勢的選項是（）。

采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng)，每個字節(jié)的各位分別存儲在8個芯片中，每次同時讀寫8個芯片。（）

8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）

STM32的I2C接口最多有（）個，在快速模式下，最高通訊速度可達(dá)（）。

在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）

嵌入式系統(tǒng)接口擴展的4種基本方法是（）、（）、（）和通信擴展。