I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。

在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）

采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng)，每個字節(jié)的各位分別存儲在8個芯片中，每次同時讀寫8個芯片。（）

只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時，BHE#=1，A0=0。（）

在I2C總線中，應(yīng)答信號始終由從機(jī)發(fā)出。

8086CPU讀取外設(shè)端口數(shù)據(jù)時，一次可以讀取16位二進(jìn)制數(shù)。（）

通過條件轉(zhuǎn)移指令JXX可以實(shí)現(xiàn)分支結(jié)構(gòu)程序的編寫。（）

按照是否需要刷新操作分類，RAM可分為（）和（）。

8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個有效的標(biāo)志位。

要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。