A. MOV BX, VAR
B. LDS BX, VAR
C. LES BX, VAR
D. LEA BX, VAR
您可能感興趣的試卷
你可能感興趣的試題
A.64K
B.32K
C.1M
D.64
A.IF=0，NMI=0
B.IF=0，NMI=1
C.IF=1，NMI=0
D.IF=1，INTR=1
A.0000：FFFF
B.FFFF：0000
C.0000：1234
D.1234：0000
A.DX
B.BX
C.AX
D.CX
A.影響TF標(biāo)志位
B.影響DF標(biāo)志位
C.影響IF標(biāo)志位
D.不影響
最新試題
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí)，BHE#=1，A0=0。（）
8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
I2C總線的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
在IN和OUT指令中，當(dāng)端口號(hào)大于FFH（255）時(shí)，必須通過（）間接給出。
8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。
增計(jì)數(shù)模式的計(jì)數(shù)過程是（）。
指令A(yù)DD AL，6[BP][DI]是錯(cuò)誤的。（）