A.當(dāng)前正在執(zhí)行的指令
B.下一條要執(zhí)行的指令
C.下一條要執(zhí)行的指令的偏移地址
D.指令中的操作數(shù)
您可能感興趣的試卷
你可能感興趣的試題
A.可執(zhí)行代碼的長度
B.當(dāng)前正在執(zhí)行的指令的段地址和偏移地址
C.下一條待執(zhí)行的指令的段地址和偏移地址
D.代碼段的首地址
A.1000×1000b
B.1024×1024b
C.1000×1000B
D.1024×1024B
A.CPU、ALU
B.ALU、BIU
C.EU、BIU
D.CPU、BIU
A.二進(jìn)制數(shù)
B.十六進(jìn)制數(shù)
C.二進(jìn)制編碼的十進(jìn)制數(shù)
D.以上都不對
A.258
B.134
C.313
D.296
最新試題
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有（）個(gè)。
要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。
只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時(shí)，BHE#=1，A0=0。（）
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
在I2C總線中，應(yīng)答信號始終由從機(jī)發(fā)出。
I2C總線的通信速率僅由主機(jī)確定。
在IN和OUT指令中，當(dāng)端口號大于FFH（255）時(shí)，必須通過（）間接給出。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。