A.算術(shù)運(yùn)算
B.邏輯運(yùn)算
C.函數(shù)運(yùn)算和浮點(diǎn)運(yùn)算
D.算術(shù)運(yùn)算和邏輯運(yùn)算
您可能感興趣的試卷
你可能感興趣的試題
A.3,6
B.6,3
C.7,2
D.2,7
A.16,16
B.16,8
C.20,16
D.20,8
A.09800H
B.26000H
C.20000H
D.98000H
A.當(dāng)前正在執(zhí)行的指令
B.下一條要執(zhí)行的指令
C.下一條要執(zhí)行的指令的偏移地址
D.指令中的操作數(shù)
A.可執(zhí)行代碼的長度
B.當(dāng)前正在執(zhí)行的指令的段地址和偏移地址
C.下一條待執(zhí)行的指令的段地址和偏移地址
D.代碼段的首地址
最新試題
MSP430單片機(jī)的JTAG引腳可用于程序下載和在線調(diào)試。()
8255A的端口地址線是A0、A1,所以端口地址為0,1,2,3。()
在I2C總線中,應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí),BHE#=1,A0=0。()
在一個(gè)較短的時(shí)間間隔內(nèi),CPU訪問存儲(chǔ)器時(shí),無論是存取指令還是存取數(shù)據(jù),所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中,而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的()性。
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
I2C總線的多主機(jī)仲裁是依靠兩條信號(hào)線的開漏輸出與上位電阻形成的()實(shí)現(xiàn)的。
SPI總線有四工作模式,取決于()和()這兩位的組合。
8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí),一次可以讀取16位二進(jìn)制數(shù)。()