A.CPU
B.外部設(shè)備
C.DMAC
D.存儲(chǔ)器
您可能感興趣的試卷
你可能感興趣的試題
A.地址總線
B.控制總線
C.數(shù)據(jù)總線
D.三者均可
A.可屏蔽中斷
B.除法出錯(cuò)中斷
C.非屏蔽中斷
D.單步中斷
A.中斷源來自INTR引腳的硬信號(hào)
B.執(zhí)行INTn軟中斷指令后，可以產(chǎn)生一次內(nèi)部中斷
C.內(nèi)部中斷服務(wù)程序入口地址不需要存放在中斷向量表中
D.CLI指令可以關(guān)閉內(nèi)部中斷
A.外部中斷源
B.CPU的中斷邏輯電路
C.從中斷控制器中讀回中斷類型碼左移2位
D.中斷類型碼乘4所指向的向量地址表中讀出
A.00000H～003FFH
B.20000H～203FFH
C.00000H～000FFH
D.00000H～007FFH
最新試題
指令A(yù)DD AL，6[BP][DI]是錯(cuò)誤的。（）
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫8個(gè)芯片。（）
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲(chǔ)器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí)，BHE#=1，A0=0。（）
在I2C總線中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
SPI總線的4個(gè)信號(hào)是（）、（）、（）和/CS或/SS。
增計(jì)數(shù)模式的計(jì)數(shù)過程是（）。
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。