CPU和輸入輸出設(shè)備之間的狀態(tài)信號是為了保證數(shù)據(jù)傳輸?shù)恼_性。

下列各項可作為中斷源的是（）。

菊花鏈優(yōu)先級排隊電路是一種優(yōu)先級管理的簡單硬件方案。

為了不使中斷服務(wù)程序的運行影響主程序的狀態(tài)，必須把斷點處有關(guān)寄存器的內(nèi)容以及標志寄存器的狀態(tài)壓入（）保護。

8086CPU段基址來源于CS、DS、SS、ES、IP。

對于嵌入式或用戶自己做的應(yīng)用系統(tǒng)，可根據(jù)實際需要來設(shè)計存儲器的容量。

全譯碼的優(yōu)點是每個芯片的地址范圍是唯一確定，而且各片之間是連續(xù)的，譯碼電路比較簡單。

8086系統(tǒng)采用存儲器分體結(jié)構(gòu)，偶地址數(shù)據(jù)由數(shù)據(jù)線（）傳送，奇地址數(shù)據(jù)由數(shù)據(jù)線（）傳送。

在8086系統(tǒng)中，一條指令最少以（）個字節(jié)的代碼形式存在于存儲器的碼段中。

定義字節(jié)變量的偽指令是（），匯編后，該變量以字節(jié)為單位分配存儲單元。