A.DRAM
B.SRAM
C.閃速存儲器
D.EPROM
您可能感興趣的試卷
你可能感興趣的試題
A.除法錯，溢出中斷，軟中斷
B.NMI
C.INTR
D.單步中斷
A.I/O端口從邏輯上講是被CPU訪問的寄存器
B.從連接形式上講，I/O端口總是與總線連接
C.一般對I/O端口的訪問只能通過專用的指令
D.I/O端口可以看作是CPU與外設(shè)交換數(shù)據(jù)的中轉(zhuǎn)站
A.當(dāng)前正在執(zhí)行的指令
B.下一條要執(zhí)行的指令
C.下一條要執(zhí)行的指令的偏移地址
D.指令中的操作數(shù)
最新試題
現(xiàn)代PC機(jī)中多采用可編程中斷控制器（如8259A）來處理中斷優(yōu)先級問題。
在8086系統(tǒng)中，一條指令最少以（）個字節(jié)的代碼形式存在于存儲器的碼段中。
為了不使中斷服務(wù)程序的運(yùn)行影響主程序的狀態(tài)，必須把斷點(diǎn)處有關(guān)寄存器的內(nèi)容以及標(biāo)志寄存器的狀態(tài)壓入（）保護(hù)。
菊花鏈優(yōu)先級排隊(duì)電路是一種優(yōu)先級管理的簡單硬件方案。
下列移位指令，（）是邏輯右移指令。
將“立即數(shù)50H傳送給累加器”操作的8086CPU指令的是（）。
要使AL寄存器中數(shù)據(jù)的高4位不變，低4位取反，可使用XOR AL,0FH指令實(shí)現(xiàn)。
CPU和輸入輸出設(shè)備之間的狀態(tài)信號是為了保證數(shù)據(jù)傳輸?shù)恼_性。
為了節(jié)省地址空間，將數(shù)據(jù)輸入端口和數(shù)據(jù)輸出端口對應(yīng)同一個端口地址。但是，狀態(tài)端口和控制端口不常用同一個端口地址。
對內(nèi)存和I/O端口統(tǒng)一編址時，系統(tǒng)中只有一個統(tǒng)一的地址空間。