A.結(jié)果為正，無溢出
B.結(jié)果正溢出
C.結(jié)果負(fù)溢出
D.結(jié)果為負(fù)，無溢出
您可能感興趣的試卷
你可能感興趣的試題
A.指令中斷
B.非屏蔽中斷
C.可屏蔽中斷
D.斷點中斷
A、LODSB
B、ADD . BX , 34H
C、NEG . [BX]
D、MOV . AX , [SI]
A..GETDATA
B.1_NUM
C.NEW-ITEM
D.RET
執(zhí)行下列指令后，AX寄存器中的內(nèi)容是（）。
TABLE.DW.10，20，30，40，50
ENTRY DW3...
MOV.BX，OFFSET TABLE
ADD.BX，ENTRY
MOV.AX，[BX]
A.（AX）=20
B.（AX）=30
C.（AX）=40
D.（AX）=50
A.1個字節(jié)
B.2個字節(jié)
C.3個字節(jié)
D.4個字節(jié)
最新試題
執(zhí)行PUSH/POP指令時，段基址由（）提供。
全譯碼的優(yōu)點是每個芯片的地址范圍是唯一確定，而且各片之間是連續(xù)的，譯碼電路比較簡單。
CPU和輸入輸出設(shè)備之間的狀態(tài)信號是為了保證數(shù)據(jù)傳輸?shù)恼_性。
（）主要用于將二進(jìn)制數(shù)的某些位求反。
DMA控制器的工作特點是：在傳輸數(shù)據(jù)時不用指令，通過硬件邏輯電路用固定的順序發(fā)地址和用讀寫信號來實現(xiàn)高速數(shù)據(jù)傳輸，CPU完全不參與。
為了節(jié)省地址空間，將數(shù)據(jù)輸入端口和數(shù)據(jù)輸出端口對應(yīng)同一個端口地址。但是，狀態(tài)端口和控制端口不常用同一個端口地址。
CPU執(zhí)行存儲器讀寫指令都有固定的時序，存儲器的速度與CPU不匹配，也可保證CPU讀寫存儲器的準(zhǔn)確性。
端口地址譯碼就是把來自地址總線上的地址代碼翻譯成所需要范圍的端口選擇信號。
通常，數(shù)據(jù)總線寬度和計算機(jī)的（）一致。
8086CPU段基址來源于CS、DS、SS、ES、IP。