全譯碼的優(yōu)點(diǎn)是每個(gè)芯片的地址范圍是唯一確定，而且各片之間是連續(xù)的，譯碼電路比較簡單。

現(xiàn)代PC機(jī)中多采用可編程中斷控制器（如8259A）來處理中斷優(yōu)先級(jí)問題。

CPU執(zhí)行存儲(chǔ)器讀寫指令都有固定的時(shí)序，存儲(chǔ)器的速度與CPU不匹配，也可保證CPU讀寫存儲(chǔ)器的準(zhǔn)確性。

菊花鏈優(yōu)先級(jí)排隊(duì)電路是一種優(yōu)先級(jí)管理的簡單硬件方案。

在8086系統(tǒng)中，一條指令最多以（）個(gè)字節(jié)的代碼形式存在于存儲(chǔ)器的碼段中。

中斷請(qǐng)求信號(hào)有邊沿請(qǐng)求和電平請(qǐng)求兩種。

中斷系統(tǒng)的目的包括下列的（）。

下列各項(xiàng)可作為中斷源的是（）。

DMA控制器的工作特點(diǎn)是：在傳輸數(shù)據(jù)時(shí)不用指令，通過硬件邏輯電路用固定的順序發(fā)地址和用讀寫信號(hào)來實(shí)現(xiàn)高速數(shù)據(jù)傳輸，CPU完全不參與。

主要用于將二進(jìn)制數(shù)的某些位清零的位操作指令是（）。