I2C總線的通信速率僅由主機確定。

SPI總線是一種（）形總線結構，在SCLK時鐘信號的控制下，兩個雙向（）寄存器進行數(shù)據(jù)交換。

某存儲器系統(tǒng)要求采用3：8譯碼器對A19~A15進行全譯碼，需要（）片。

容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

8086CPU內部標志寄存器FLAG共有6個有效的標志位。

假設在增計數(shù)模式下的計數(shù)時鐘為12MHz，定時1s如何實現(xiàn)（）。

采用1K*1bit的芯片構成1K*8bit的存儲器系統(tǒng)，每個字節(jié)的各位分別存儲在8個芯片中，每次同時讀寫8個芯片。（）

只要讀取8086CPU存儲器偶地址存儲體內容時，BHE#=1，A0=0。（）

SPI總線有四工作模式，取決于（）和（）這兩位的組合。

下列選項中不屬于使用中斷的優(yōu)勢的選項是（）。