A.程序計(jì)數(shù)器(PC)
B.數(shù)據(jù)寄存器(MDR)
C.指令寄存器(IR)
D.地址寄存器(MAR)
您可能感興趣的試卷
你可能感興趣的試題
A.運(yùn)算器
B.控制器
C.存儲(chǔ)器
D.I/O設(shè)備
A.控制器
B.控制器、運(yùn)算器、Cache
C.運(yùn)算器和主存
D.控制器、ALU和主存
A.操作碼譯碼器
B.指令寄存器
C.地址譯碼器
D.通用寄存器
A.CRC碼
B.海明碼
C.偶校驗(yàn)碼
D.奇校驗(yàn)碼
A.能檢測(cè)奇數(shù)個(gè)錯(cuò)
B.能檢測(cè)偶數(shù)個(gè)錯(cuò)
C.奇校驗(yàn)?zāi)軝z測(cè)奇數(shù)個(gè)錯(cuò),偶校驗(yàn)?zāi)軝z測(cè)偶數(shù)個(gè)錯(cuò)
D.都不對(duì)
最新試題
使用硬件堆棧時(shí),其中()移動(dòng)。
將十六進(jìn)制數(shù)(1A5)16轉(zhuǎn)換為十進(jìn)制數(shù),正確結(jié)果為()。
軟件堆棧在工作中()移動(dòng)。
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.半加器B.全加器C.原碼D.補(bǔ)碼E.數(shù)據(jù)校驗(yàn)F.檢查溢出G.正確H.錯(cuò)誤I.異或J.與或(1)加法器是由()和相應(yīng)的邏輯電路組成的。(2)定點(diǎn)數(shù)的加減法可以由帶符號(hào)位的原碼、反碼和補(bǔ)碼直接參與運(yùn)算,其中()加減法運(yùn)算的實(shí)現(xiàn)規(guī)則最簡(jiǎn)單,電路實(shí)現(xiàn)也最方便。(3)執(zhí)行補(bǔ)碼加減法運(yùn)算一定要(),否則無(wú)法確定是否正確。(4)使用雙符號(hào)位執(zhí)行加減法運(yùn)算后,若兩個(gè)符號(hào)位不同,即出現(xiàn)01和10,表示運(yùn)算結(jié)果()。(5)在數(shù)值運(yùn)算中數(shù)值位向符號(hào)位進(jìn)位,或符號(hào)位向更高位進(jìn)位產(chǎn)生的溢出,可以用這兩個(gè)進(jìn)位輸出的()操作來(lái)判斷。
在計(jì)算機(jī)存儲(chǔ)層次結(jié)構(gòu)中,以下哪種存儲(chǔ)器技術(shù)能同時(shí)具備高速訪(fǎng)問(wèn)、低功耗和大容量?()
計(jì)算機(jī)中機(jī)器訪(fǎng)問(wèn)的最小單位被稱(chēng)為()。
在現(xiàn)代計(jì)算機(jī)系統(tǒng)的多級(jí)層次結(jié)構(gòu)中,用機(jī)器指令編寫(xiě)的程序可以由()進(jìn)行解釋。
硬件堆棧是由CPU內(nèi)部的一組串聯(lián)的()組成的。
計(jì)算機(jī)的I/O接口是()之間的交接界面。
()是指參與運(yùn)算的數(shù)的基本位數(shù),是由加法器、寄存器的位數(shù)決定的。