線選法譯碼的連接如下圖所示，其中1號存儲芯片的地址范圍是（）
A.7000H～7FFFH
B.9000H～9FFFH
C.B000H～BFFFH
D.D000H~DFFFH
您可能感興趣的試卷
你可能感興趣的試題
有一片62256存儲器芯片，其容量為32K×8位，它與CPU的連接電路如圖所示，該存儲器地址范圍是（）
A.21000H~28FFFH
B.11000H~18FFFH
C.10000H~17FFFH
D.20000H~27FFFH
如圖所示，由1片2764和2片6264構(gòu)成的存儲器系統(tǒng)，6264（2）的地址范圍是（）
A.FE000H~FFFFFH
B.F0000H~FFFFFH
C.F0000H~F1FFFH
D.F2000H~F3FFFH
A.NOR FLASH用于存放固件、系統(tǒng)啟動代碼，實(shí)現(xiàn)片上執(zhí)行電子硬盤通常使用NAND FLASH
B.NAND FLASH用于存放固件、系統(tǒng)啟動代碼，實(shí)現(xiàn)片上執(zhí)行電子硬盤通常使用NOR FLASH
C.NOR FLASH用于存放固件、系統(tǒng)啟動代碼，實(shí)現(xiàn)片上執(zhí)行電子硬盤通常也使用NOR FLASH
D.NAND FLASH用于存放固件、系統(tǒng)啟動代碼，實(shí)現(xiàn)片上執(zhí)行電子硬盤通常也使用NAND FLASH
A.位
B.字節(jié)
C.字
D.頁
A.位
B.字節(jié)
C.字
D.頁
最新試題
在I2C總線中，應(yīng)答信號始終由從機(jī)發(fā)出。
只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時(shí)，BHE#=1，A0=0。（）
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
嵌入式系統(tǒng)接口擴(kuò)展的4種基本方法是（）、（）、（）和通信擴(kuò)展。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）
8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
I2C總線的兩條信號線的名稱是（）和（）。