在I2C總線中，應(yīng)答信號始終由從機(jī)發(fā)出。

SPI總線有四工作模式，取決于（）和（）這兩位的組合。

SPI總線的4個(gè)信號是（）、（）、（）和/CS或/SS。

8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）

8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）

增計(jì)數(shù)模式的計(jì)數(shù)過程是（）。

在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。

在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。

I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。

采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲在8個(gè)芯片中，每次同時(shí)讀寫8個(gè)芯片。（）