全加器的輸出信號是（）

3個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進(jìn)制以內(nèi)的，任意進(jìn)制的計數(shù)器。

本征半導(dǎo)體是（），導(dǎo)電能力弱。

集成運放的反相輸入端，當(dāng)輸入信號（ui1）由此輸入時，輸出信號（u0）與輸入ui1同相。

下面哪個集成元件為四位二進(jìn)制超前進(jìn)位全加器（）

對理想運放，當(dāng)運放工作在線性區(qū)時，其輸出電壓與兩個輸入端的電壓差呈非線性關(guān)系。

從000一直到100這五個狀態(tài)是循環(huán)的，而且每來一個脈沖它就加一，很顯然它是一個（）加法計數(shù)器。

由兩個觸發(fā)器組成的時序電路，所以其工作狀態(tài)應(yīng)為（）種。

放大電路靜態(tài)工作點設(shè)置不妥當(dāng)，會產(chǎn)生飽和失真或截止失真。

下列受時鐘控制的是（）