容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

下列選項中不屬于使用中斷的優(yōu)勢的選項是（）。

I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。

通過條件轉(zhuǎn)移指令JXX可以實現(xiàn)分支結(jié)構(gòu)程序的編寫。（）

SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時鐘信號的控制下，兩個雙向（）寄存器進(jìn)行數(shù)據(jù)交換。

嵌入式系統(tǒng)接口擴(kuò)展的4種基本方法是（）、（）、（）和通信擴(kuò)展。

I2C總線的通信速率僅由主機(jī)確定。

只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時，BHE#=1，A0=0。（）

指令A(yù)DD AL，6[BP][DI]是錯誤的。（）

在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。