菊花鏈優(yōu)先級(jí)排隊(duì)電路是一種優(yōu)先級(jí)管理的簡(jiǎn)單硬件方案。

CPU執(zhí)行存儲(chǔ)器讀寫指令都有固定的時(shí)序，存儲(chǔ)器的速度與CPU不匹配，也可保證CPU讀寫存儲(chǔ)器的準(zhǔn)確性。

要使AL寄存器中數(shù)據(jù)的高4位不變，低4位取反，可使用XOR AL,0FH指令實(shí)現(xiàn)。

為了節(jié)省地址空間，將數(shù)據(jù)輸入端口和數(shù)據(jù)輸出端口對(duì)應(yīng)同一個(gè)端口地址。但是，狀態(tài)端口和控制端口不常用同一個(gè)端口地址。

對(duì)內(nèi)存和I/O端口統(tǒng)一編址時(shí)，系統(tǒng)中只有一個(gè)統(tǒng)一的地址空間。

將“立即數(shù)50H傳送給累加器”操作的8086CPU指令的是（）。

8086中斷向量表中最多容納256個(gè)中斷向量。

DMA控制器的工作特點(diǎn)是：在傳輸數(shù)據(jù)時(shí)不用指令，通過(guò)硬件邏輯電路用固定的順序發(fā)地址和用讀寫信號(hào)來(lái)實(shí)現(xiàn)高速數(shù)據(jù)傳輸，CPU完全不參與。

主要用于將二進(jìn)制數(shù)的某些位清零的位操作指令是（）。

已知BX的內(nèi)容為無(wú)符號(hào)數(shù)1234H，執(zhí)行程序SHL BX,1后，BX的內(nèi)容為2468H。