A. ANL A,#7FH
B. ANL A,#0FH
C. ANL A,#0F0H
D. ORL A,#0F0H
您可能感興趣的試卷
你可能感興趣的試題
A. ANL 01H,#0FH
B. ANL R1,#0FH
C. ANL R1,#0F0H
D. ORL R1,#0F0H
A. ANL R1,#0FH
B. ANL 1,#0F0H
C. ANL R1,#0F0H
D. ORL R1,#0F0H
A.ANL R0,#0FH
B.ORL 0,#0FH
C.ORL R0,#0FH
A. ANL A,#0FH
B. ANL A,#0F0H
C. ORL A,#0FH
D. ORL A,#0F0H
A. ANL A,#0FH
B. ANL A,#0F0H
C. ORL A,#0FH
D. ORL A,#0F0H
最新試題
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個有效的標(biāo)志位。
在IN和OUT指令中,當(dāng)端口號大于FFH(255)時,必須通過()間接給出。
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有()個。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。()
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng),每個字節(jié)的各位分別存儲在8個芯片中,每次同時讀寫8個芯片。()
在I2C總線中,應(yīng)答信號始終由從機(jī)發(fā)出。
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
嵌入式系統(tǒng)接口擴(kuò)展的4種基本方法是()、()、()和通信擴(kuò)展。
增計數(shù)模式的計數(shù)過程是()。
I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的()實現(xiàn)的。