下列受時鐘控制的是（）

9個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進(jìn)制以內(nèi)的，任意進(jìn)制的計數(shù)器。

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

二進(jìn)制計數(shù)器具有分頻的作用，分頻的規(guī)律表現(xiàn)為：3位二進(jìn)制計數(shù)器實現(xiàn)（）分頻。

本征半導(dǎo)體是（），導(dǎo)電能力弱。

全加器的輸入信號是（）

使用中若IC大于ICM，即使晶體管不損壞，β也會下降。

4位二進(jìn)制加法計數(shù)器的，計數(shù)長度為（）

平衡電阻是保證了集成運放兩個輸入端，靜態(tài)時外接電阻相等。

放大電路靜態(tài)工作點設(shè)置不妥當(dāng)，會產(chǎn)生飽和失真或截止失真。