在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）

8086CPU讀取外設(shè)端口數(shù)據(jù)時，一次可以讀取16位二進(jìn)制數(shù)。（）

假設(shè)在增計數(shù)模式下的計數(shù)時鐘為12MHz，定時1s如何實現(xiàn)（）。

在一個較短的時間間隔內(nèi)，CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。

I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。

容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時序擴展比硬件I2C通信擴展具有更大的靈活性。

8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個有效的標(biāo)志位。

下列選項中不屬于使用中斷的優(yōu)勢的選項是（）。

指令A(yù)DD AL，6[BP][DI]是錯誤的。（）