問答題

【簡答題】在進(jìn)程中只有當(dāng)敏感信號是沿觸發(fā)（即上升沿或下降沿）時，此時綜合為時序電路；而在進(jìn)程中只有當(dāng)敏感信號是電平沿觸發(fā)時，此時綜合為組合電路。

答案： 這是因為，在Verilog語言中，它是為電路設(shè)計而設(shè)計的一門語言，它如高級語言不同，若循環(huán)的次數(shù)不確定，則會帶來不確定的...
題目列表

你可能感興趣的試題

問答題

【簡答題】在進(jìn)程中什么情況下綜合為時序電路？什么情況下綜合為組合電路？
答案： 在進(jìn)程中只有當(dāng)敏感信號是沿觸發(fā)（即上升沿或下降沿）時，此時綜合為時序電路；而在進(jìn)程中只有當(dāng)敏感信號是電平沿觸發(fā)時，此時綜...
問答題

【簡答題】怎樣理解在進(jìn)程語句中，阻塞語句沒有延遲這句話？
答案： 這是因為，在進(jìn)程語句中，有阻塞語句和非阻塞語句這兩種，非阻塞語句是有延遲的，而阻塞語句它也是有延遲的，這是因為因果系統(tǒng)都...
微信掃碼免費搜題