<option id="cwkqq"><th id="cwkqq"></th></option>

填空題

Verilog 語(yǔ)言規(guī)定的兩種主要的數(shù)據(jù)類(lèi)型分別是 wire(或 net) 和 reg 。程序模塊中輸入，輸出信號(hào)的缺省類(lèi)型為（）。

答案： wire(或 net)

你可能感興趣的試題

Verilog語(yǔ)言規(guī)定了邏輯電路中信號(hào)的4種狀態(tài)，分別是0，1，X和Z。其中0表示低電平狀態(tài)，1表示高電平狀態(tài)，X表示不定態(tài)（或未知狀態(tài)），Z表示（）。

答案：高阻態(tài)

你所知道的可編程邏輯器件有（至少兩種）：（）。

答案： FPGA, CPLD, GAL, PAL

<tfoot id="2wgcs"></tfoot>