單項選擇題inout端口可以定義成下列哪種數據類型()。
A.reg類型
B.net類型
C.reg或net類型
D.整數類型
您可能感興趣的試卷
你可能感興趣的試題
最新試題
設計一個同步清零D觸發(fā)器。
題型:問答題
補充完整下面D觸發(fā)器的程序代碼。
題型:問答題
設計一個帶復位端且對輸入時鐘clk進行二分頻模塊,設計要求:復位信號為同步、高電平有效,時鐘的下降沿觸發(fā)。
題型:問答題
設計一個四位全加器。
題型:問答題
用Veriog描述帶清零端的4位寄存器。
題型:問答題
使用case語句實現(xiàn)四選一多路選擇器。
題型:問答題
利用Verilog代碼設計4位全加器。輸入信號:被加數a[3:0];加數b[3:0];低位進位cin.輸出信號:和數s[3:0];進位co。
題型:問答題
設計一個順序脈沖。
題型:問答題
設計一個D觸發(fā)器。
題型:問答題
設計一個異步清零D觸發(fā)器。
題型:問答題