單項選擇題P，Q，R都是4bit的輸入矢量，下面哪一種表達(dá)形式是正確的（）
A.input P[3:0],Q,R;
B.input P,Q,R[3:0];
C.input P[3:0],Q[3:0],R[3:0];
D.input [3:0] P,[3:0]Q,[0:3]R;
E.input [3:0] P,Q,R;
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題
子系統(tǒng)設(shè)計優(yōu)化，主要考慮提高資源利用率減少功耗（即面積優(yōu)化），以及提高運(yùn)行速度（即速度優(yōu)化）；指出下列哪些方法是面積優(yōu)化（）。
①流水線設(shè)計
②資源共享
③邏輯優(yōu)化
④串行化
⑤寄存器配平
⑥關(guān)鍵路徑法
A.①③⑤
B.②③④
C.②⑤⑥
D.①④⑥
最新試題
設(shè)計一個異步清零D觸發(fā)器。
題型：問答題
設(shè)計一個帶使能的3-8譯碼器，使能信號en為高電平時真值表如下。
題型：問答題
設(shè)計一個觸發(fā)器。
題型：問答題
觸發(fā)器設(shè)計程序如下，補(bǔ)全程序。
題型：問答題
利用賦值語句設(shè)計組合邏輯的3‐8譯碼器設(shè)計程序如下，補(bǔ)全程序。
題型：問答題
編寫一個帶預(yù)置位，清零輸入，上跳沿觸發(fā)的邊沿觸發(fā)器的Verilog 代碼。其邏輯功能表以及電路符號如下圖所示。
題型：問答題
設(shè)計一個8位計數(shù)器。
題型：問答題
利用verilog語言設(shè)計一個1/2分頻器。
題型：問答題
設(shè)計一個8‐3編碼器。
題型：問答題
半加器的程序如下，補(bǔ)全程序。
題型：問答題