A.原有指令的尋址方式和操作碼
B.系統(tǒng)總線的組成
C.數(shù)據(jù)通路寬度
D.存儲(chǔ)芯片的集成度
您可能感興趣的試卷
你可能感興趣的試題
A.傳統(tǒng)機(jī)器語(yǔ)言級(jí)與操作系統(tǒng)機(jī)器級(jí)之間
B.傳統(tǒng)機(jī)器語(yǔ)言級(jí)與微程序機(jī)器級(jí)之間
C.微程序機(jī)器級(jí)與匯編語(yǔ)言機(jī)器級(jí)之間
D.操作系統(tǒng)機(jī)器級(jí)與匯編語(yǔ)言機(jī)器級(jí)之間
A.提高解題速度
B.減少所需要的存儲(chǔ)容量
C.提高系統(tǒng)的靈活性
D.提高系統(tǒng)的性能價(jià)格比
A.提高解題速度
B.提高硬件利用率
C.提高硬件成本
D.減少所需要的存儲(chǔ)容量
A.“執(zhí)行”指令
B.“訪管”指令
C.“啟動(dòng)I/O”指令
D.“測(cè)試與置定”指令
A.專用部件設(shè)置
B.功能部件的集成度
C.控制機(jī)構(gòu)的組成
D.緩沖技術(shù)
最新試題
若采用LRU替換算法,計(jì)算Cache的塊命中率。
若采用FIFO替換算法,計(jì)算Cache的塊命中率。
假設(shè)在3000次訪存中,第一級(jí)Cache不命中110次,第二級(jí)Cache不命中55次。試問(wèn):在這種情況下,該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少?
指出主存與Cache之間各個(gè)塊的映象關(guān)系。
設(shè)計(jì)8位字長(zhǎng)的寄存器—寄存器型指令3條,16位字長(zhǎng)的寄存器一存儲(chǔ)器型變址尋址方式指令4條,變址范圍不小于正、負(fù)127。請(qǐng)?jiān)O(shè)計(jì)指令格式,并給出指令各字段的長(zhǎng)度和操作碼的編碼。
有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器,假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
如果N=100,采用指令取消技術(shù)后,在程序執(zhí)行過(guò)程中,能夠節(jié)省多少個(gè)指令周期?
考慮題目全部要求,設(shè)計(jì)優(yōu)化實(shí)用的操作碼形式,并計(jì)算其操作碼的平均碼長(zhǎng)。
指出訪存操作數(shù)地址尋址的最大相對(duì)位移量為多少個(gè)字節(jié)?
若傳送106個(gè)文字符號(hào),且每個(gè)文字符號(hào)后均自動(dòng)跟一個(gè)空格,按最短的編碼,共需傳送多少個(gè)二進(jìn)制位?若傳送波特率為9600bPS,共需傳送多少時(shí)間?