設(shè)計一個CMOS差分放大器電路，寫出其對應(yīng)的SPICE描述語句并作差模電流-電壓特性分析。

從天然硅中獲得達(dá)到生產(chǎn)半導(dǎo)體器件所需純度的SGS要經(jīng)過（）等步驟。

規(guī)定版圖幾何設(shè)計規(guī)則的意義是什么？

利用2μm×6μm的多晶硅柵極覆蓋在4μm×12μm薄氧化層的正中間構(gòu)成一個MOS管，已知Cox＝5×10-4pF/μm2，估算柵極電容。

根據(jù)圖，給出M2管的漏極電流表達(dá)式。

在圖中，若所有的晶體管都工作在飽和區(qū)，求M4的漏電流。

為提高CMOS集成電路的抗自鎖能力，可在版圖設(shè)計上采取哪些措施？

說明MOS器件噪聲的來源、成因及減小方法。

試用電導(dǎo)率為102/（Ω·cm），厚1μm的材料設(shè)計1kΩ的電阻，設(shè)電阻寬1μm，求其長。

集成電路電阻可以通過（）產(chǎn)生。