單項(xiàng)選擇題TTL與非門低電平輸出電流IOL的參數(shù)規(guī)范值是（）。
A.20uA
B.40uA
C.1.6mA
D.16mA
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題TTL與非門高電平輸入電流IIH的參數(shù)規(guī)范值是（）。
A.20uA
B.40uA
C.1.6mA
D.16mA
2.單項(xiàng)選擇題TIL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
A.20uA
B.40uA
C.1.6mA
D.16mA
3.單項(xiàng)選擇題TTL與非門閥值電壓UT的典型值是（）。
A.0.4V
B.1.4V
C.2V
D.2.4V
4.單項(xiàng)選擇題標(biāo)準(zhǔn)TTL門開門電平Uon之值為（）。
A.0.3V
B.0.7V
C.1.4v
D.2V
5.單項(xiàng)選擇題標(biāo)準(zhǔn)TTL門關(guān)門電平Uoff之值為（）。
A.0.3V
B.0.5V
C.0.8v
D.1.2V
最新試題
若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
題型：?jiǎn)雾?xiàng)選擇題
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：?jiǎn)柎痤}
ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來(lái)實(shí)現(xiàn)（）。
題型：?jiǎn)雾?xiàng)選擇題
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
題型：?jiǎn)雾?xiàng)選擇題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
題型：?jiǎn)雾?xiàng)選擇題
以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）
題型：?jiǎn)雾?xiàng)選擇題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
題型：?jiǎn)雾?xiàng)選擇題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：?jiǎn)雾?xiàng)選擇題
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：?jiǎn)柎痤}
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。
題型：?jiǎn)雾?xiàng)選擇題