單項(xiàng)選擇題以下可編程邏輯器件中,集成密度最高的是()。

A.PAL
B.GAL
C.HDPLD
D.FPGA


你可能感興趣的試題

1.單項(xiàng)選擇題在系統(tǒng)可編是指:對位于()的可編程邏輯器件進(jìn)行編程。

A.用戶電路板
B.特制的電路板
C.編程器
D.專用編程器

2.單項(xiàng)選擇題高密度可編程邏輯器件通常集成規(guī)模大于()門。

A.100
B.1000
C.10000
D.10000

3.單項(xiàng)選擇題低密度可編程器件的代表是()。

A.PLA
B.PAL
C.GAL
D.E2PROM

4.單項(xiàng)選擇題低密度可編程邏輯器件(PLD)通常集成規(guī)模小于()門。

A.100
B.1000
C.10000
D.10000

最新試題

什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?

題型:問答題

TTL與非門輸出低電平的參數(shù)規(guī)范值是()

題型:單項(xiàng)選擇題

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡述理由。

題型:問答題

小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()

題型:單項(xiàng)選擇題

如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。

題型:單項(xiàng)選擇題

以下哪個編碼不能是二-十進(jìn)制譯碼器的輸入編碼()

題型:單項(xiàng)選擇題

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。

題型:單項(xiàng)選擇題

()在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個重要用途是構(gòu)成數(shù)據(jù)總線。

題型:單項(xiàng)選擇題

兩個與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。

題型:單項(xiàng)選擇題

與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對轉(zhuǎn)換精度的影響。

題型:單項(xiàng)選擇題