A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)分配器
D.數(shù)據(jù)選擇器
您可能感興趣的試卷
你可能感興趣的試題
A.不含記憶電路
B.不含反饋電路
C.從輸入端開始單向傳輸?shù)捷敵?
D.任何時(shí)候的輸出僅與當(dāng)時(shí)的輸入有關(guān)
A.引入封鎖脈沖
B.引入選通脈沖
C.接入濾波電容
D.修改邏輯設(shè)計(jì),增加冗余項(xiàng)
A.化簡函數(shù)表達(dá)式
B.列出真值表
C.說明給定電路的基本功能
D.根據(jù)最簡輸出函數(shù)表達(dá)式畫出邏輯圖
A.根據(jù)給定的邏輯圖寫出輸出邏輯函數(shù)表達(dá)式
B.化簡函數(shù)表達(dá)式
C.列出真值表
D.根據(jù)最簡輸出函數(shù)表達(dá)式畫出邏輯圖
A.加法器
B.比較器
C.譯碼器
D.數(shù)據(jù)選擇器
最新試題
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
具有“有1出0、全0出1”功能的邏輯門是()
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
以下代碼中為無權(quán)碼的為()。
如要將一個(gè)最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲容量為多少?
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
利用2個(gè)74LS138和1個(gè)非門,可以擴(kuò)展得到1個(gè)()線譯碼器。
()在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?