A.更簡(jiǎn)單
B.更復(fù)雜
C.不需要
D.不可能
您可能感興趣的試卷
- 計(jì)算機(jī)水平考試中級(jí)數(shù)據(jù)庫(kù)系統(tǒng)工程師2011年上半年上午真題
- 2015年上半年數(shù)據(jù)庫(kù)系統(tǒng)工程師考試上午真題
- 2016年上半年數(shù)據(jù)庫(kù)系統(tǒng)工程師上午真題
- 數(shù)據(jù)庫(kù)系統(tǒng)工程師-計(jì)算機(jī)專業(yè)英語(yǔ)
- 中級(jí)數(shù)據(jù)庫(kù)系統(tǒng)工程師下午試題-13
- 數(shù)據(jù)庫(kù)系統(tǒng)工程師-計(jì)算機(jī)專業(yè)英語(yǔ)(三)
- 2011年上半年數(shù)據(jù)庫(kù)系統(tǒng)工程師下午試題
你可能感興趣的試題
A.多尋址方式
B.大容量?jī)?nèi)存
C.大量的寄存器
D.更寬的數(shù)據(jù)總線
A.CISC更適于采用硬布線控制邏輯,而RISC更適于采用微程序控制
B.CISC更適于采用微程序控制,但RISC更適于采用硬布線控制邏輯
C.CISC和RISC都只采用微程序控制
D.CISC和RISC都只采用硬布線控制邏輯
A.指令種類少
B.指令種類多
C.指令尋址方式多
D.指令功能復(fù)雜
A.雖增加CPI,但更減少I(mǎi)
B.雖增加CPI,但更減少T
C.雖增加T,但更減少CPI
D.雖增加I,但更減少CPI
直接存儲(chǔ)器訪問(wèn)(DMA)是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過(guò)程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后,DMA控制器接管(1)的控制權(quán)。
③在DMA控制器的控制下,在存儲(chǔ)器和(2)之間直接進(jìn)行數(shù)據(jù)傳送,在傳送過(guò)程中不需要(3)的參與。開(kāi)始時(shí)需提供要傳送的數(shù)據(jù)的(4)和(5)。
④傳送結(jié)束后,向CPU返回DMA操作完成信號(hào)。
A.結(jié)束地址
B.設(shè)備類型
C.數(shù)據(jù)長(zhǎng)度
D.數(shù)據(jù)速率
最新試題
如果存儲(chǔ)器周期是400ns,而每個(gè)周期可訪問(wèn)4字節(jié),則存儲(chǔ)器帶寬為()。
提高計(jì)算機(jī)系統(tǒng)并行性可以提高性能,一般有3種途徑,分別為()()和()。
16位二進(jìn)制原碼所能表示的范圍為(),16位反碼所能表示的范圍為(),16位補(bǔ)碼所能表示的范圍為()。
如果一條流水線由3個(gè)子任務(wù)組成,它們分別需要的時(shí)間為50ms、60ms和20ms,現(xiàn)在有200個(gè)任務(wù)需要流水執(zhí)行,則需要的時(shí)間為()
假設(shè)某計(jì)算機(jī)中用一個(gè)字節(jié)表示一個(gè)數(shù),那么數(shù)-117的原碼是()反碼是()補(bǔ)碼是(),-117與小于等于()的數(shù)相加會(huì)產(chǎn)生溢出。
空白(1)處應(yīng)選擇()
X和Y分別指兩個(gè)二進(jìn)制數(shù)運(yùn)算符號(hào),有規(guī)則如下。0X0=0 0X1=1 1X0=1 1X1=0 0Y0=0 0Y1=0 1Y0=0 1Y1=1則X是(),Y是()。
空白(1)處應(yīng)選擇()
簡(jiǎn)述RISC指令系統(tǒng)和CISC指令系統(tǒng)的區(qū)別。
空白(2)處應(yīng)選擇()