A.地址譯碼器
B.指令譯碼器
C.地址寄存器
D.指令寄存器
您可能感興趣的試卷
你可能感興趣的試題
A.進(jìn)行加法運(yùn)算，因?yàn)樗械挠?jì)算都可以轉(zhuǎn)變?yōu)榧臃?br />
B.進(jìn)行整數(shù)運(yùn)算和浮點(diǎn)數(shù)運(yùn)算
C.執(zhí)行用二進(jìn)制編寫的程序
D.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算
A.CPU訪問(wèn)存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定的，存儲(chǔ)器容量越大，訪問(wèn)存儲(chǔ)器所需的時(shí)間越長(zhǎng)
B.大多數(shù)個(gè)人計(jì)算機(jī)中可配置的內(nèi)存容量?jī)H受地址總線位數(shù)限制
C.因?yàn)閯?dòng)態(tài)存儲(chǔ)器是破壞性讀出，所以必須不斷地刷新
D.一般情況下，ROM和RAM在存儲(chǔ)體中是統(tǒng)一編址的
最新試題
CPU組成中不包括（）。
計(jì)算機(jī)的內(nèi)存儲(chǔ)器與外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器（1）。內(nèi)存儲(chǔ)器可與CPU（2）交換信息。內(nèi)存儲(chǔ)器可分為（3）和ROM?？瞻祝?）處應(yīng)選擇（）
如果主存容量為16MB，且按字節(jié)編址，表示該主存地址至少應(yīng)需要（）位。
單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常需采用（）。
PCI總線是計(jì)算機(jī)中一種非常重要的外部總線，從數(shù)據(jù)寬度上看，PCI總線有32b、64b之分；從總線速度上分，有33MHz、66MHz兩種。經(jīng)過(guò)改良后的PCI-X，最高可以達(dá)到64b@133MHz，其數(shù)據(jù)傳輸速率為（）。
下列部件中不屬于輸入設(shè)備的有（1）。既可作為輸入設(shè)備，又可以作為輸出設(shè)備的是（2）。空白（2）處應(yīng)選擇（）
在計(jì)算機(jī)中，保存當(dāng)前正在執(zhí)行的指令的寄存器為（1），存放當(dāng)前指令地址的寄存器叫（2）。在順序執(zhí)行指令的情況下（存儲(chǔ)器按字節(jié)編址，指令字長(zhǎng)32位），每執(zhí)行一條指令，使程序計(jì)數(shù)器自動(dòng)加（3）。算術(shù)邏輯運(yùn)算的結(jié)果通常放在（4）中?？瞻祝?）處應(yīng)選擇（）
計(jì)算機(jī)的內(nèi)存儲(chǔ)器與外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器（1）。內(nèi)存儲(chǔ)器可與CPU（2）交換信息。內(nèi)存儲(chǔ)器可分為（3）和ROM。空白（1）處應(yīng)選擇（）
在高速計(jì)算機(jī)中，廣泛采用流水線技術(shù)。例如，可以將指令執(zhí)行分成取指令、分析指令和執(zhí)行指令3個(gè)階段，不同指令的不同階段可以（1）執(zhí)行；各階段的執(zhí)行時(shí)間最好（2）；否則在流水線運(yùn)行時(shí)，每個(gè)階段的執(zhí)行時(shí)間應(yīng)取（3）?？瞻祝?）處應(yīng)選擇（）
在CPU的寄存器中，PSW用來(lái)存放（）。